特許

J-GLOBAL ID：200903025396614756

ラットレース回路

発明者： 吉田 吾朗
出願人/特許権者： 日本無線株式会社
代理人 (1件)： 高橋 友二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-199286
公開番号（公開出願番号）：特開平9-036619
出願日： 1995年07月13日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】 ラットレース回路で負荷を整合する整合回路を省略する。【構成】 負荷のインピーダンスr+jxの関数として伝送線路の特性インピーダンスとその線路長を決定することとした。

請求項（抜粋）：

第1のポートを入力ポートとし、第2のポートを第1出力ポートとし、第3のポートを第2出力ポートとし、第4のポートをアイソレーションポートとして、上記第1出力ポートと上記第2出力ポートから、同一振幅でかつ互いに180度位相の異なる出力が得られるように構成されたラットレース回路において、上記第1出力ポートおよび第2出力ポートに、規格化インーダンスの値で表すz=r+jxの負荷が接続される場合、上記第1のポートから上記第2のポートまで、上記第2のポートから上記第4のポートまで、および上記第4のポートから上記第3のポートまでのそれぞれの伝送線路の長さを、何れも使用周波数における位相角θに相当する長さとし、上記第1のポートから上記第3のポートまでの伝送線路の長さを、上記使用周波数における位相角θ+πに相当する長さとし、上記第1のポートの入力インピーダンスおよび上記第4のポートの出力インピーダンスは上記規格化インピーダンスで表して何れも実数値1のインピーダンスとし、上記伝送線路の特性インピーダンスを上記規格化インピーダンスで表して、R=2{r(1-r)+x2 }{2r(r-1)2 +(2r-1)x2 }-1/2とし、sin2θ=2xR{(1-r)(4r-R2 )-4x2 }-1/2とする構成を特徴とするラットレース回路。