特許

J-GLOBAL ID：200903025421734060

シンボル同期回路

発明者： 羽迫 里志 ,  藤田 卓 ,  坂本 剛憲
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 小栗 昌平 ,  市川 利光 ,  橋本 公秀
公報種別：公開公報
出願番号（国際出願番号）：特願2008-048305
公開番号（公開出願番号）：特開2008-245273
出願日： 2008年02月28日
公開日（公表日）： 2008年10月09日
要約：

【課題】同期回路が1系統で、温度変化等によるクロック位相ずれの増大を防止できるシンボル同期回路を提供すること。【解決手段】シンボル同期回路は、戻し段数決定部104を有し、可変遅延器101から左端信号109及び右端信号110を取り出す。左端信号109と右端信号110は、クロック信号107をそれぞれ異なる遅延段数により遅延させた信号である。遅延段数とは、クロック信号107を遅らせるために通過させた遅延素子の個数を意味する。戻し段数決定部104は、左端信号109と右端信号110の位相差がクロック周期の自然数倍の時間に最も近くなるときの、左端信号109と右端信号110のそれぞれの遅延段数の差を、戻し段数として算出する。巡回制御部103は、戻し段数決定部104から指示される段数に基づいて戻し処理を行なう。【選択図】図1

請求項（抜粋）：

データ識別部と、可変遅延器と、位相比較器と、巡回制御部と、戻し段数決定部と、を備え、 前記巡回制御部から出力される遅延制御信号が指定する段数Ncを0以上の整数とし、 前記可変遅延器から出力される左端信号の信号数kを1以上の整数とし、iを1以上k以下の整数とし、Nl(i)を0以上の整数とし、 前記可変遅延器から出力される右端信号の信号数mを1以上の整数とし、jを1以上m以下の整数とし、Nr(j)を0以上の整数とし、 すべてのiとjに対して、Nl(i) IPC (3件)：

H04L 7/02 ,  H04L 7/04 ,  H03L 7/081

FI (3件)：

H04L7/02 Z ,  H04L7/04 B ,  H03L7/08 J

Fターム (17件)：

5J106AA04 ,  5J106CC24 ,  5J106CC59 ,  5J106DD09 ,  5J106EE02 ,  5J106HH02 ,  5J106HH06 ,  5J106KK08 ,  5J106KK13 ,  5K047AA01 ,  5K047GG07 ,  5K047GG08 ,  5K047KK12 ,  5K047MM36 ,  5K047MM46 ,  5K047MM60 ,  5K047MM63

引用特許：

出願人引用 (2件)

• 特許第3001836号明細書
  
• 特許第3564392号明細書