特許
J-GLOBAL ID：200903025436386697
複数命令同時取込み機構
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-266434
公開番号（公開出願番号）：特開平7-121371
出願日： 1993年10月25日
公開日（公表日）： 1995年05月12日
要約：
【要約】【目的】 分岐命令を高速に実行することができ、また、フェッチブロックが2ラインにまたがっても、キャッシュ・ミスが無ければ、連続した4命令を1クロックサイクルで常に供給することができる複数命令同時取り込み機構を提供する。【構成】 一方の分岐先命令を格納する第1のプリフェッチ・バッファー26と、他方の分岐先命令を格納する第2のブリッチ・バッファー27と、一対の分岐先命令又は命令キャッシュからフェッチした命令のいずれかを選択するマルチプレクサー28とを有し、分岐命令によるパイプライン停止時間を利用して両方の分岐先命令を予め取り込んでおく。
請求項（抜粋）：
オペコード及びオペランドからなる命令を格納する記憶手段と、複数個命令を同時に読み出すフェッチ手段と、読み出された命令を命令別に同時に解読し、命令の種別及びレジスタ参照番地を識別する複数個のデコーダと、デコードの結果から各命令間のレジスタ参照番地の競合又は衝突を検出する手段と、その競合又は衝突の検出結果に基いて、複数の命令が同時実行可能かどうかを決定するスケジュール手段と、次にフェッチすべき命令の先頭番地を出力するプログラム・カウンタ及び分岐先命令、又は分岐先命令若しくは命令キャッシュからフェッチした命令を選択する分岐機構と、演算を行う複数のパイプライン演算機と、このパイプライン演算機又は汎用レジスタ・ファイルから複数のオペランドを読み出す装置において、前記プログラム・カウンタの指し示す命令が分岐命令の場合を除き、直前のクロックサイクルで発行された命令数を格納するバッファと、前記命令数と前記プログラム・カウンタの値とを加算し、次のクロックでフェッチするべき先頭アドレスを決定する加算器とを有することを特徴とする複数命令同時取込み機構。
IPC (2件)：
G06F 9/38 330
, G06F 12/08
