特許

J-GLOBAL ID：200903025445690056

不揮発性半導体記憶装置

発明者： 渥美 滋
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-186563
公開番号（公開出願番号）：特開平5-028778
出願日： 1991年07月25日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】不揮発性半導体記憶装置における選択セルの書込み効率を劣化させずに、書込み時の非選択セルによるリーク電流の増大やパンチスルーを抑制する。【構成】積層ゲート構造を有するメモリセルトランジスタ11群が行列状に配列されたメモリセルアレイを有する不揮発性半導体記憶装置において、セルアレイの行方向の各セルトランジスタのソースに共通接続された拡散層配線からなるソース拡散配線14群と、ワード線12の1本あるいは複数本に対して1本の割合で設けられた金属配線からなり、上記ソース拡散配線群に対して選択的に電気的に接続されたソース線15群と、データ書込みモード時にセルアレイの選択行のソース拡散配線に接続されているソース線に接地電位を与えるソースデコーダ 8とを具備することを特徴とする。

請求項（抜粋）：

それぞれ積層ゲート構造を有するメモリセルトランジスタ群が行列状に配列されたメモリセルアレイと、このメモリセルアレイの行方向の各メモリセルトランジスタのゲートに接続されたワード線群と、このワード線群に交差する方向に形成され、上記メモリセルアレイの列方向の各メモリセルトランジスタのドレインに接続されたビット線群と、上記ワード線群に平行な方向に形成され、上記メモリセルアレイの行方向の各メモリセルトランジスタのソースに共通接続された拡散層配線からなるソース拡散配線群と、前記ワード線群に平行な方向に形成され、ワード線の1本あるいは複数本に対して1本の割合で設けられた金属配線からなり、上記ソース拡散配線群に対して選択的に電気的に接続されたソース線群と、データ書込みモード時に、前記メモリセルアレイの選択されたメモリセルを含む行の前記ソース拡散配線に接続されているソース線に接地電位を与えるソースデコーダ回路とを具備することを特徴する不揮発性半導体記憶装置。

引用特許：

審査官引用 (3件)

• 特開平1-105396
  
• 特開平2-023597
  
• 特開昭59-029448