特許

J-GLOBAL ID：200903025448373981

薄膜トランジスタ型不揮発性半導体メモリ装置

発明者： 西本 佳嗣
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平3-268297
公開番号（公開出願番号）：特開平5-082787
出願日： 1991年09月19日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】 同一容量のメモリを得るためのチップサイズを大幅に低減し、高集積化が可能であり、3次元方向に自由なレイアウト設計が可能な不揮発性半導体メモリ装置を提供する。【構成】 絶縁膜4上に直接あるいは他の機能薄膜を介して間接的に形成してある半導体薄膜6に、チャネル領域6aを形成し、このチャネル領域6aが形成された半導体薄膜6の上層側および/または下層側に、不揮発性半導体メモリを構成するためのフローティングゲート10およびコントロールゲート14が絶縁膜を介して形成し、TFT型EPROMまたはE2 PROMを構成する。半導体薄膜6の上層側および/または下層側には、MNOS構造のゲート電極を形成しても良い。

請求項（抜粋）：

絶縁膜上に直接あるいは他の機能薄膜を介して間接的に形成してある半導体薄膜に、チャネル領域を形成し、このチャネル領域が形成された半導体薄膜の上層側および/または下層側に、不揮発性半導体メモリを構成するためのゲート電極構造が形成してあることを特徴とする薄膜トランジスタ型不揮発性半導体メモリ装置。

IPC (3件)：

H01L 29/784 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 311 J ,  H01L 29/78 371