特許

J-GLOBAL ID：200903025449680020

メモリ制御システム

発明者： 臼井 稔
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2001-164723
公開番号（公開出願番号）：特開2002-358231
出願日： 2001年05月31日
公開日（公表日）： 2002年12月13日
要約：

【要約】【課題】 揮発性半導体メモリのインタフェースを有するメモリ制御システムにおいて、複雑なソフトウエア処理をすることなくシステムをスリープ状態にする。【解決手段】 プロセッサは、スリープ命令を取り込んだときに、自身の動作を停止するとともに内部パワーダウン信号を出力する。パワーダウン制御回路は、プロセッサから内部パワーダウン信号を受けたときに、システムバスに接続された揮発性半導体メモリをセルフリフレッシュモードに移行させるために制御信号を出力する。このため、プロセッサがスリープ命令を取り込むだけで、半導体メモリをセルフリフレッシュモードに移行できる。半導体メモリをセルフリフレッシュモードに移行する処理プログラムをプログラム中に書く必要はないため、ソフトウエアの処理が複雑になることが防止できる。この結果、プログラム開発者の負担を減らすことができる。

請求項（抜粋）：

システムバスを介してプログラムを取り込むことで動作し、スリープ命令を取り込んだときに、自身の動作を停止するとともに内部パワーダウン信号を出力するプロセッサと、前記内部パワーダウン信号を受けたときに、前記システムバスに接続された揮発性半導体メモリをセルフリフレッシュモードに移行させるための制御信号を出力するパワーダウン制御回路とを備えていることを特徴とするメモリ制御システム。

IPC (5件)：

G06F 12/00 550 ,  G06F 12/00 ,  G06F 12/00 597 ,  G11C 11/403 ,  G11C 11/407

FI (5件)：

G06F 12/00 550 E ,  G06F 12/00 550 B ,  G06F 12/00 597 C ,  G11C 11/34 362 S ,  G11C 11/34 363 M

Fターム (11件)：

5B060CA10 ,  5B060MM01 ,  5M024AA04 ,  5M024AA21 ,  5M024AA79 ,  5M024BB22 ,  5M024BB40 ,  5M024EE05 ,  5M024JJ02 ,  5M024PP01 ,  5M024PP07