電気通信交換器内のAMPICDRAMシステム

発明者： ,
出願人/特許権者：
代理人 (1件)：古谷馨 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-541803
公開番号（公開出願番号）：特表2002-510813
出願日： 1999年03月22日
公開日（公表日）： 2002年04月09日
要約：

【要約】マルチポート内部キャッシュダイナミックランダムアクセスメモリ(AMPIC DRAM)システムにおけるバス競合をなくし、同時に、外部制御パス及びランダムなメモリアドレッシングを不要にするための技法及びシステムを開示する。これは、データヘッダーの宛先ビットと、サイズを小さくした新規な専用のスロットバッファを使用して、DRAMバンクと、専用化されたI/Oデータ読み出し用リソースポートとを分離することにより実現される。本発明は、比較短いATMメッセージネットワーキングやこれと類似のもの、さらに、SONET Cross Connect及びWDMメッセージに対して特に有効である。ATMメッセージネットワーキングの場合には、全てのシステムI/Oリソースが、完全なATMメッセージを単一のスロットバッファに同時に書き込むことができるようになる。

請求項（抜粋）：

各々が共通のシステムバスインターフェースに接続された、パラレルデータポート及びランダムアクセスメモリ(DRAM)を有する中央処理装置等のマスタコントローラを備えるシステムにおいて、改良されたDRAMアーキテクチャが、マルチポート内部キャッシュDRAMバンク(AMPIC DRAM)のアレイから構成され、その各々は、対応するデータキャッシュ用マルチセルスロットバッファを介して、個別の外部I/Oデータ書き込みリソースポートと、対応する内部DRAMメモリとの間に接続された複数の個別のシリアルデータインターフェースを備えており、各DRAMバンクは、各々が前記DRAMバンクに専用の、一つのスロットバッファ及び一つの宛先I/Oデータ読み出しリソースポートに接続されており、それぞれ、前記バンクに送られるバッファリングされたデータを格納して、格納したデータを専用のI/Oデータ読み出しリソースポートに対してのみ読み出すように構成されており、さらに、前記システムは、クロスバースイッチを備えており、該クロスバースイッチは、各I/Oデータ書き込みポートと対応するスロットバッファの間に配置されており、すべてのI/Oデータ書き込みポートが、データを入力するために各クロスバースイッチに接続されて、I/Oデータ書き込みポートが、スロットバッファ内の任意のセルに書き込むことができるようになっている、ことからなるシステム。

IPC (3件)：

G06F 12/06 540 , G06F 12/00 597 , H04L 12/28

FI (3件)：

G06F 12/06 540 F , G06F 12/00 597 N , H04L 11/20 H

Fターム (3件)：

5B060BB01 , 5B060CB01 , 5B060CD11

前のページに戻る