特許
J-GLOBAL ID：200903025488717292
マルチプロセッサ・コンピュータ・システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-002610
公開番号（公開出願番号）：特開平6-083663
出願日： 1993年01月11日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 処理誤りを検出でき、命令セットの誤りのない処理が可能なマルチプロセッサ・コンピュータ・システムおよび関連した方法を提供する。【構成】 コンピュータ・システムの複数の処理ノードにより、命令セットは複製され、実質的に並列に処理される(44)。各処理ノードは、命令セットの実行より導かれ、命令セットの実行に相応した圧縮ハードウェア・シグネチャを収集する(46)。命令セットの実行に続いて、各処理ノードより収集されたハードウェア・シグネチャが比較され、所定のボウティング処理により、処理誤りの有る無しが確定される(48)。各プロセッサは独立のクロックによって駆動でき、その場合には複数の処理ノードによる命令セットの処理は非同期となる。ただし、各プロセッサによる命令セットの実行は同期化される。
請求項（抜粋）：
命令セットを誤りなく処理するために処理の誤りを検出できるマルチプロセッサ・コンピュータ・システムにおいて、複数のプロセッサを備え、前記プロセッサはそれぞれ、前記プロセッサの中の他のプロセッサからの前記命令セットを独立に処理し、複数のハードウェア・シグネチャ発生手段を備え、各シグネチャ発生手段はそれぞれ、前記プロセッサの1つに関連して、前記プロセッサによる前記命令セットの処理と同時に、かつその処理にもとづいて、圧縮ハードウェア・シグネチャを発生し、前記発生されたハードウェア・シグネチャのそれぞれを受信するように接続され、前記シグネチャを誤り状態に関して比較し、受信した前記シグネチャの間に所定の比較誤りを検出した場合に誤り状態を認識するボウティング手段を備えたことを特徴とするマルチプロセッサ・コンピュータ・システム。
IPC (2件)：
G06F 11/18 310
, G06F 15/16 460
