特許
J-GLOBAL ID:200903025497982551
半導体集積回路装置およびその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-058061
公開番号(公開出願番号):特開平9-252027
出願日: 1996年03月14日
公開日(公表日): 1997年09月22日
要約:
【要約】【課題】 半導体チップとほぼ同一面積のチップサイズパッケージにおいて、配線基板への実装を低価格、小面積で行い、かつ不良時などにおけるリペアおよび再実装を容易に行うことができる半導体集積回路装置を提供する。【解決手段】 配線基板4にフェイスダウンボンディングにより実装されるフリップチップ方式による半導体集積回路装置であって、主面上に所定の集積回路が形成された半導体チップ1と、この半導体チップ1の主面上におけるスクライブライン上に形成される複数のバンプ電極2と、これらのバンプ電極2が形成された半導体チップ1の主面上を封止する封止樹脂3とから構成され、バンプ電極2の表面と封止樹脂3の表面とがほぼ同一平面に形成され、かつバンプ電極2の側面が露出されて、半導体チップ1の側面とバンプ電極2の側面または封止樹脂3の側面とがほぼ同一平面に形成されている。
請求項(抜粋):
半導体チップの主面上に、少なくともこの半導体チップのスクライブライン上に複数のバンプ電極が形成され、これらのバンプ電極が形成された前記半導体チップの主面上が封止樹脂により封止される半導体集積回路装置であって、前記複数のバンプ電極の表面と前記半導体チップを封止する封止樹脂の表面とがほぼ同一平面に形成され、かつ前記半導体チップのスクライブライン上に配置されるバンプ電極の側面が露出されて、前記半導体チップの側面と前記半導体チップのスクライブライン上に配置されるバンプ電極の側面または前記封止樹脂の側面とがほぼ同一平面に形成されていることを特徴とする半導体集積回路装置。
IPC (3件):
H01L 21/60 311
, H01L 21/301
, H01L 21/321
FI (4件):
H01L 21/60 311 S
, H01L 21/78 L
, H01L 21/92 602 L
, H01L 21/92 604 J
前のページに戻る