特許

J-GLOBAL ID：200903025500630351

半導体装置及びその製造方法

発明者： 大沼 範洋
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-028877
公開番号（公開出願番号）：特開2001-223331
出願日： 2000年02月07日
公開日（公表日）： 2001年08月17日
要約：

【要約】【課題】 信頼性上の問題を引き起こす可ことがなく、しかも配線下部の機械的強度が高い半導体装置及びその製造方法を提供すること。【解決手段】 シリコン基板11上に酸化膜12を形成する。酸化膜12上にレジスト膜13を形成し、窓開け用のパターン14を形成する。酸化膜12を異方性エッチングによりエッチングして酸化膜12に開口15を形成する。シリコン基板11を異方性エッチングによりシリコン基板11の深さ方向にエッチングを行って溝16を形成する。シリコン基板11に対して等方性のエッチングを行う。これにより、空洞18が形成される。気相成長法である減圧TEOSCVD法、常圧CVD法を用いて開口15上にCVD酸化膜17を形成する。コンタクト開口工程、第1配線19の形成工程、層間絶縁膜20の形成工程、及び第2配線21(インダクタ)の形成工程を経て集積回路として完成する。

請求項（抜粋）：

半導体基板の主面から前記半導体基板の深さ方向に溝を形成する工程と、前記溝の開口部に気相成長法により膜を堆積することにより前記開口部を閉口して前記半導体基板内に空洞を形成する工程と、前記空洞上に配線層を形成する工程と、を具備することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3065

FI (2件)：

H01L 27/04 L ,  H01L 21/302 J

Fターム (12件)：

5F004AA16 ,  5F004DB01 ,  5F004DB03 ,  5F004EA29 ,  5F004EB08 ,  5F038AZ04 ,  5F038BH18 ,  5F038DF02 ,  5F038EZ04 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20