特許

J-GLOBAL ID：200903025501289491

トランスフアーゲートスイツチ回路

発明者： 志水 文彦
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304344
公開番号（公開出願番号）：特開平5-145388
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：

【要約】【目的】この発明の目的は、スイッチング素子としてのFETに生じる寄生容量及びそのゲート制御用線路によるクロストークを抑圧して、入出力間のアイソレーションを飛躍的に改善し、これによって伝送信号の高速化を実現可能とするトランスファーゲートスイッチ回路を提供することにある。【構成】この発明は、スイッチング用に直列接続され、同一の第1の制御信号でスイッチング制御される第1、第2のFET素子に対して、それぞれのゲートに第1、第2の抵抗を介して第1の制御信号を供給し、第1の制御信号により第1、第2のFET素子がオフ状態となったとき、各素子の共通制御線路に流れるクロストーク成分を各素子のゲートに設けた第1、第2の抵抗によって抑制するようにしたものである。

請求項（抜粋）：

一方の被制御電極が信号入力端となる第1のFET素子と、この第1のFET素子の他方の被制御電極に一方の被制御電極が接続され、他方の被制御電極が信号出力端となる第2のFET素子と、一方の被制御電極が第1、第2のFET素子の共通接続点に接続され、他方の被制御電極が第1の固定電位に接続される第3のFET素子と、それぞれ一方端が前記第1、第2、第3のFET素子の各制御電極に接続される第1、第2、第3の抵抗素子と、前記第1、第2の抵抗素子を介して前記第1、第2のFET素子の制御電極に第1の制御信号を供給することで前記第1、第2のFET素子の各被制御電極間を同時にオン/オフ制御する第1のスイッチング制御手段と、前記第3の抵抗素子を介して前記第3のFET素子の制御電極に前記第1の制御信号とは相反する第2の制御信号を供給することで前記第3のFET素子の被制御電極間をオン/オフ制御する第2のスイッチング制御手段とを具備するトランスファーゲートスイッチ回路。