特許

J-GLOBAL ID：200903025509341808

半導体装置の構造および製造方法

発明者： 白川 一彦 ,  大竹 弘亥
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175407
公開番号（公開出願番号）：特開平5-198817
出願日： 1992年07月02日
公開日（公表日）： 1993年08月06日
要約：

【要約】 (修正有)【目的】 超微細で高速な半導体装置を製造する。【構成】 p型シリコン基板31の上にSiO2パターン32を形成し、このSiO2パターン32の両側面にSi3N4の側壁33aをサイドウォール形成技術によって形成する。上記SiO2パターン32を除去した後側壁33aをマスクとしてp型シリコン基板31をエッチングしてシリコン柱31aを形成する。以後、p型シリコン基板31表面にソース領域を形成し、シリコン柱31aの先端部を残してシリコン柱31aの周囲にゲート電極を形成し、シリコン柱31aの先端部にドレイン領域を形成する。このように、サイドウォール形成技術によって側壁33aを形成することによって微細加工の制限に関係なく厚さの薄いシリコン柱31aを形成し、超微細で高速な縦型MOSFETを作成する。

請求項（抜粋）：

所定伝導形の半導体基板上に薄膜パターンを形成し、サイドウォール形成技術によって上記薄膜パターンに側壁を形成した後に上記薄膜パターンを除去して上記半導体基板上に上記側壁のみを残す工程と、上記側壁をマスクとしてエッチングを行って、上記半導体基板上に半導体柱を形成する工程と、上記側壁を除去した後、上記半導体柱の周囲を取り囲んで電極を形成する工程を備えたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 321 V ,  H01L 29/78 321 Y

引用特許：

審査官引用 (3件)

• 特開平2-263473
  
• 特開昭64-035957
  
• 特開平2-119188