特許
J-GLOBAL ID：200903025512694843
DQPSK遅延検波回路
発明者：
出願人/特許権者：
代理人 (1件)：
有近 紳志郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175483
公開番号（公開出願番号）：特開平6-021988
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：
【要約】【目的】 低消費電力化および回路の小型化を可能にする。【構成】 クロック生成部8は、A/D変換部4の出力のアイパターンの変化に基づいて、ベースバンド信号に同期し且つシンボルレート周波数のクロック信号を生成する。そのクロック信号により、遅延部5と演算部6とが作動する。【効果】 消費電力を抑制することが出来る。また、回路を簡単化,小型化できる。
請求項（抜粋）：
入力信号を同期検波し同相検波信号と直交検波信号の2つの復調信号を得る準同期検波部と、前記2つの復調信号からベースバンド信号を取り出す低域通過フィルタ部と、前記ベースバンド信号をシンボルレート周波数より十分高い周波数のクロック信号によりサンプリングし所定の量子化ビット数によりA/D変換するA/D変換部と、そのA/D変換部の出力のアイパターンの変化に基づいて前記ベースバンド信号に同期し且つシンボルレート周波数の1倍および2倍の周波数のクロック信号をそれぞれ生成するクロック生成部と、前記ベースバンド信号に同期し且つシンボルレート周波数の1倍の周波数のクロック信号により作動して,前記A/D変換部の出力を1タイムスロット分遅延させるデータ遅延部と、前記ベースバンド信号に同期し且つシンボルレート周波数の1倍の周波数のクロック信号により作動して,前記A/D変換部の現在の出力と上記データ遅延回路で遅延させた1タイムスロット分前のA/D変換部の出力とからI信号とQ信号を生成する演算部と、前記ベースバンド信号に同期し且つシンボルレート周波数の2倍の周波数のクロック信号により作動して,前記I信号とQ信号から同相成分信号と直交成分信号を復調し且つパラレル/シリアル変換してデータを出力する判定部とを備えたことを特徴とするDQPSK遅延検波回路。
IPC (2件)：
引用特許：
前のページに戻る
