特許
J-GLOBAL ID：200903025529025686
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-328328
公開番号（公開出願番号）：特開2004-165905
出願日： 2002年11月12日
公開日（公表日）： 2004年06月10日
要約：
【課題】複数のアナログ信号を切り換えてAD変換する場合に回路規模が小さく且つ高い変換精度が得られるデルタシグマ変調方式のAD変換回路を提供することにある。【解決手段】サンプリングされた電圧(IN)と前にデジタル化された信号に対応して選択された選択電圧(Vref,-Vref)とを加算して積算する加算器および積分器(10,20)と、該積分器の出力を1ビット信号にデジタル化する比較器(31)と、該比較器の出力を計数するカウンタ(35)とを備えたデルタシグマ変調方式のAD変換回路において、入力を複数チャンネルの入力信号の中から選択的に切り換える切換え器(38)と、上記積分器(20)の残留電圧と選択回路(25)の出力とを初期値にするリセット回路(24,32,34)とを備え、入力信号の切り換えに伴って積分器や選択回路のリセットが行われる構成とした。【選択図】 図4
請求項（抜粋）：
デジタル化された信号に応じて電圧を選択する選択回路と、サンプリングされた電圧と既にデジタル化された信号に対応して上記選択回路により選択された電圧とを加算する加算器と、該加算器の出力を積算する積分器と、該積分器の出力をデジタル化する比較器と、該比較器の出力を計数するカウンタとを備えたAD変換回路を有する半導体集積回路であって、
複数チャンネルの信号の中から一つを選択して上記AD変換回路へ入力させる入力切換え器と、
上記積分器の残留電圧と上記選択回路の出力電圧とを初期値にリセットするリセット回路とを備え、
上記入力切換え器による入力信号の切り換えに伴って上記リセットが行われるように構成されていることを特徴とする半導体集積回路。
IPC (3件)：
H03M1/34
, H03M1/12
, H03M3/02
H03M1/34
, H03M1/12 C
, H03M3/02
5J022AA10
, 5J022BA03
, 5J022BA10
, 5J022CA10
, 5J022CB06
, 5J022CE01
, 5J022CF01
, 5J022CF07
, 5J064AA01
, 5J064BA03
, 5J064BC03
, 5J064BC05
, 5J064BC06
, 5J064BC08
, 5J064BC10
, 5J064BC13
, 5J064BC15
