特許
J-GLOBAL ID：200903025541803473
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平5-048069
公開番号（公開出願番号）：特開平6-259275
出願日： 1993年03月09日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】動的にプロセッサ多重化構成を任意に変更する。【構成】構成制御回路10に各プロセッサの有効/無効、論理プロセッサの割り当て、マスタ/スペアのモ-ドを指定する構成情報11を備える。プロセッサ1の内部障害検出回路6-1で障害が検出され、障害報告8が出力されると、構成制御回路10は、プロセッサ1と同論理プロセッサが割り当てられているプロセッサ2と待機状態のプロセッサ5を検索し動作を中断させる。そして、プロセッサ内部状態設定回路16に、プロセッサ1の内部状態をプロセッサ5に設定するよう指示し、構成情報11中のプロセッサ1に対応する構成情報と同じ内容を、プロセッサ5に対応する構成情報に設定し、その後、プロセッサ1に対応する構成情報の有効/無効を無効に設定する。そして、変更した構成情報11に基づき、プロセッサ5にプロセッサ動作モ-ド指定信号7を出力し、バス使用権調停回路2-1、2に構成情報を出力すると共に、プロセッサ2、5を起動する。
請求項（抜粋）：
バスを介して主記憶装置を共有する複数のプロセッサを有する情報処理装置であって、プロセッサの多重化構成を指定する構成情報を保持する記憶手段と、前記構成情報を前記記憶手段に設定する手段と、前記記憶手段の構成情報に基づいて、各プロセッサに対し、マスタモ-ドとスペアモ-ドの二つの動作モ-ドのうちの一方の動作モードを指示する構成制御手段と、前記構成情報で指定された多重化構成に適合するプロセッサの多重化構成を構築する手段とを有し、前記各プロセッサは、前記構成制御手段より動作モードとしてスペアモ-ドを指示された場合に、自プロセッサより前記バスへの出力を抑止する手段を有することを特徴とする情報処理装置。
IPC (3件)：
G06F 11/20 310
, G06F 15/16 470
, G06F 15/16
