特許
J-GLOBAL ID：200903025543715717
演算増幅器
発明者：
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-227503
公開番号（公開出願番号）：特開平7-263978
出願日： 1994年09月22日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 消費電力の大幅な増大、小信号特性の劣化、セットリング特性の劣化、ノイズの発生を招くことなくスルーレートを向上させることができるCMOS演算増幅器を提供する。【構成】 非反転入力電圧Vin+、反転入力電圧Vin-、NMOSトランジスタQa1,Qa2のソース電圧が、それぞれPMOSトランジスタQa6,Qa7,Qa8 のゲートに入力されている。ここで、Vin+がVin-よりも上昇したとすると、これに伴ってNMOSトランジスタQa1,Qa2 のソース電圧も上がるのでPMOSトランジスタQa8 はカットオフし、PMOSトランジスタQa9 からなる定電流源1bのバイアス電流はPMOSトランジスタQa7 に流れるようになる。このトランジスタQa7 に流れる電流に応じた電流が、カレントミラー回路3により、NMOSトランジスタQa3 からなる定電流源1aの電流に付加され、差動入力部2のバイアス電流を増加させる。
請求項（抜粋）：
ソースが互いに接続された第1極性の第1及び第2のトランジスタと該第1及び第2のトランジスタのソースに接続された第1の定電流源とからなる差動入力部を備えた演算増幅器であって、ソースが互いに接続された第2極性の第3、第4及び第5のトランジスタと、該第3、第4及び第5のトランジスタのソースに接続された第2の定電流源と、第1極性のトランジスタからなるカレントミラー回路とを備え、上記第3のトランジスタのゲートに非反転入力電圧が入力され、上記第4のトランジスタのゲートに反転入力電圧が入力され、上記第5のトランジスタのゲートに上記第1及び第2のトランジスタのソース電圧が入力され、上記カレントミラー回路は、上記第3のトランジスタに電流が流れる場合に当該電流に応じた電流を上記第1の定電流源の電流に付加し、且つ、上記第4のトランジスタに電流が流れる場合に当該電流に応じた電流を上記第1の定電流源の電流に付加することを特徴とする演算増幅器。
引用特許：
前のページに戻る
