特許
J-GLOBAL ID：200903025554979821
PLL回路およびこれを用いた無線装置
発明者：
出願人/特許権者：
代理人 (1件)：
安富 耕二
公報種別：公開公報
出願番号（国際出願番号）：特願平6-290165
公開番号（公開出願番号）：特開平8-149004
出願日： 1994年11月24日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 ループフィルタの切り換え機能を持つPLL回路においてループフィルタの切り換え時間を最適化した高速且つ安定なPLL回路を得る。【構成】 PLL回路の周波数切り換え前後の周波数差ごとの最適なループフィルタの切り換え時間のデータをメモリ110に記憶しておき、PLL回路の周波数切り換え時には、まず時定数の小さい第一のループフィルタ107により高速に引き込み、切り換え周波数差に応じてメモリのデータを読み出してループフィルタ切り換え用制御信号を生成し、この制御信号をループフィルタ切り換えスイッチ106に送って第1のループフィルタより時定数の大きい第2のループフィルタ108に切り換えて安定化を行う。
請求項（抜粋）：
電圧制御発振器と、該電圧発振器出力を分周する分周器と、該分周器出力と基準信号発生器の出力信号との位相比較を行う位相比較器と、該位相比較器の出力を入力信号とするチャージポンプ回路と、時定数の小さい第1のループフィルタと、第1のループフィルタより時定数の大きい第2のループフィルタと、前記チャージポンプ回路の出力を前記第1のループフィルタと第2のループフィルタのいずれかに選択的に切り換えるスイッチを備えたPLL回路において、出力周波数の切換時に切換周波数の差に基づいて第1のループフィルタから第2のループフィルタへ切り換えるまでの時間を制御する制御回路を有することを特徴とするPLL回路。
IPC (3件)：
H03L 7/187
, H03J 7/02
, H04B 7/26
H03L 7/18 D
, H04B 7/26 K
