特許
J-GLOBAL ID：200903025556990130
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-281450
公開番号（公開出願番号）：特開平6-334032
出願日： 1993年11月10日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 Nチャネルトランジスタ領域の素子分離耐圧を向上させること。【構成】 半導体基板1の主表面中に、素子領域を他の素子領域から分離するためのLOCOS酸化膜2が設けられる。素子領域の下には、P型不純物で形成されたチャネルカット層7aが設けられる。半導体基板1の主表面中であって、かつLOCOS酸化膜2のバーズビーク部分の直下には、チャネルカット層7a中のP型不純物濃度よりも、濃度の濃いP+ 不純物領域34が形成されている。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板の主表面中に設けられ、素子領域を取囲み、該素子領域を他の素子領域から分離するためのLOCOS酸化膜と、前記素子領域の中に設けられたNチャネルトランジスタとを備え、前記LOCOS酸化膜は、バーズビーク部分を含み、前記素子領域の下には、P型不純物が注入されているチャネルカット層が設けられており、前記半導体基板の主表面中であって、かつ前記LOCOS酸化膜の前記バーズビーク部分の直下には、前記チャネルカット層中のP型不純物濃度よりも、濃度の濃いP+ 不純物領域が形成されている、半導体装置。
IPC (4件)：
H01L 21/76
, H01L 21/316
, H01L 27/04
, H01L 27/108
H01L 21/94 A
, H01L 27/10 321
