特許

J-GLOBAL ID：200903025600250068

主記憶装置の自己診断方式および方法

発明者： 有泉 武仁
出願人/特許権者： 甲府日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242074
公開番号（公開出願番号）：特開2001-067274
出願日： 1999年08月27日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 マルチプロセッサシステムを構成するクロスバ機能を含む主記憶装置において、プロセッサを接続せず主記憶装置単体でバンク制御部機能試験及びメモリ試験を行う。【解決手段】 プロセッサ1と主記憶装置2内にあるクロスバ22との間に疑似リクエスト生成機能部21を設ける。疑似リクエスト生成機能部21は、コマンドとメモリバンク内アドレスとRAを生成し、バンク制御部機能試験又はメモリ試験を行うための疑似リクエストをクロスバ22に発行する。又、疑似リクエスト生成機能部21は、リクエスト/リプライ数をカウントするカウンタを備え、メモリ試験時にリクエスト発行毎にカウントアップするアドレスカウンタを備え、読み出しコマンドで読み出したデータと保持する書き込みデータとを比較する機能を備え、メモリ試験時にECC回路をチェックオンとする機能を備える。

請求項（抜粋）：

複数のメモリバンクと前記メモリバンクを制御する複数のバンク制御部と複数のプロセッサに接続されるクロスバとを備える主記憶装置の自己診断方式であって、前記プロセッサと前記クロスバとの間に自己診断のための疑似リクエストを生成する疑似リクエスト生成機能部を備える主記憶装置の自己診断方式。

IPC (2件)：

G06F 12/16 330 ,  G06F 11/22 360

FI (2件)：

G06F 12/16 330 C ,  G06F 11/22 360 A

Fターム (9件)：

5B018GA03 ,  5B018HA01 ,  5B018JA21 ,  5B018MA01 ,  5B018QA13 ,  5B018RA01 ,  5B048AA19 ,  5B048CC11 ,  5B048DD10