特許
J-GLOBAL ID:200903025608065812
半導体集積回路装置
発明者:
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-030120
公開番号(公開出願番号):特開2002-231941
出願日: 2001年02月06日
公開日(公表日): 2002年08月16日
要約:
【要約】【課題】 ソース、ドレイン領域の抵抗を小さくしつつ、ソースもしくはドレインとゲート電極との間のキャパシタンスを小さくする。【解決手段】 半導体基板1のソースおよびドレイン(6)間上にゲート絶縁膜を介して形成されたゲート電極Gと、ソースもしくはドレイン(6)上に形成された引出し電極部9との間に空隙部11を設ける。その結果、ソースもしくはドレイン(6)上に形成された引出し電極部9によりソース、ドレイン領域6の抵抗を小さくでき、また、ゲート電極Gと引出し電極部9との間の空隙部11によりソースもしくはドレイン(6)とゲート電極Gとの間のキャパシタンスを小さくすることができる。
請求項(抜粋):
(a)半導体基板中に形成されたソース、ドレインと、(b)前記半導体基板のソースおよびドレイン間上にゲート絶縁膜を介して形成されたゲート電極部と、(c)前記ソースもしくはドレイン上に形成された引出し電極部と、を有し、(d)前記引出し電極部と前記ゲート電極部との間が空隙部となっていることを特徴とする半導体集積回路装置。
IPC (2件):
FI (2件):
H01L 29/78 301 X
, H01L 29/78 301 Y
Fターム (35件):
5F140AA10
, 5F140AA11
, 5F140AB03
, 5F140BA01
, 5F140BE02
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF17
, 5F140BF20
, 5F140BF21
, 5F140BF27
, 5F140BG09
, 5F140BG13
, 5F140BG14
, 5F140BG17
, 5F140BG20
, 5F140BG28
, 5F140BG30
, 5F140BG33
, 5F140BG38
, 5F140BG54
, 5F140BJ01
, 5F140BJ07
, 5F140BJ10
, 5F140BJ11
, 5F140BJ17
, 5F140BJ27
, 5F140BK13
, 5F140BK26
, 5F140BK30
, 5F140CC03
, 5F140CC12
, 5F140CC13
, 5F140CE07
前のページに戻る