特許
J-GLOBAL ID:200903025612771837

半導体素子収納用パッケージおよびその実装構造

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平11-245344
公開番号(公開出願番号):特開2001-077224
出願日: 1999年08月31日
公開日(公表日): 2001年03月23日
要約:
【要約】【課題】外部回路基板と長期にわたり強固で安定な接続状態を維持できランド部の高密度化が可能である半導体素子収納用パッケージとその実装構造を提供する。【解決手段】セラミック絶縁基板1の表面の半導体素子4と電気的に接続されるメタライズ配線層2と、メタライズランド部3とを具備する半導体素子収納用パッケージAを外部回路基板Bに実装するにあたり、パッケージAの絶縁基板1の熱膨張係数を8〜18ppm/°C、半導体素子4との熱膨張係数差が12ppm/°C以下、ヤング率を50〜150GPa、パッケージの絶縁基板1と外部回路基板Bの絶縁体11との熱膨張係数差が10ppm/°C以下とすることにより、メタライズランド部3の間隔xが0.8mm以下、パッケージAのランド部3と外部回路基板Bのランド部12との間に介在する導体層10の厚みYを0.3mm以下で優れた接続信頼性を発揮できる。
請求項(抜粋):
セラミック絶縁基板と、該絶縁基板の表面に被着形成され、該絶縁基板表面に搭載される半導体素子と電気的に接続されるメタライズ配線層と、前記絶縁基板の他表面に被着形成され、且つ外部回路基板と導体を介して接続される複数のメタライズランド部とを具備する半導体素子収納用パッケージであって、前記絶縁基板の-40〜125°Cにおける熱膨張係数が8〜18ppm/°C、前記半導体素子との熱膨張係数差が12ppm/°C以下、ヤング率が50〜150GPaであり、且つ前記メタライズランド部の隣接するランド間の中心間距離が0.8mm以下であることを特徴とする半導体素子収納用パッケージ。

前のページに戻る