特許

J-GLOBAL ID：200903025616545041

オーバサンプルD/A変換器

発明者： 伊藤 友一 ,  鈴木 宏尚
出願人/特許権者： 日本電気株式会社 ,  宮城日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-308664
公開番号（公開出願番号）：特開平5-252044
出願日： 1991年11月25日
公開日（公表日）： 1993年09月28日
要約：

【要約】【目的】二次雑音成形型オーバサンプルD/A変換器に於て、回路の構成を変えることにより、回路内の加算回数を減少させ、高速化を図る。【構成】入力信号Xが入力されてから出力信号Zが出力されるまでに、従来は1サンプル内で最大4回の加算を必要としたが、加算器1,2,3により最大3回の加算で出力信号を出力することができる。又、乗算器7,9,10は係数がすべて2のべき乗となっているのでシフト、インバータ等、配線によって構成することができる。

請求項（抜粋）：

外部から入力されるデジタル入力信号と第1のループバック信号とを入力する第1の加算器と、前記第1の加算器の出力信号と第2のループバック信号とを入力する第2の加算器と、前記第2の加算器の出力信号と第3のループバック信号とを入力する第3の加算器と、前記第3の加算器の出力信号を入力する量子化器と、前記量子化器の入力信号を入力し外部へアナログ出力信号を出力する1ビットD/A変換器と、前記量子化器の出力信号を入力する第1の遅延器と、前記第1の遅延器の出力信号を入力し前記第1のループバック信号を出力する第1の乗算器と、前記第1の遅延器の出力信号を入力し前記第2のループバック信号を出力する第2の遅延器と、前記第3の加算器の出力信号を入力する第2の乗算器と第3の乗算器と、前記第2の乗算器の出力信号と第4のループバック信号とを入力する第4の加算器と、前記第3の乗算器の出力信号を入力し前記第4のループバック信号を出力する第3の遅延器と、前記第4の加算器の出力信号を入力し前記第3のループバック信号を出力する第4の遅延器とを備えることを特徴とするオーバサンプルD/A変換器。