特許
J-GLOBAL ID：200903025670856605
集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
石井 康夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-040520
公開番号（公開出願番号）：特開平7-229951
出願日： 1994年02月15日
公開日（公表日）： 1995年08月29日
要約：
【要約】【目的】 集積回路内の論理素子の検査の容易性を確保しながら、プリント板の組立時に生じる不良の検出率を向上させることを可能とし、しかも、通常動作時での信号の伝搬遅延時間を最小に抑え、論理素子の高速動作への影響も抑えられた集積回路を提供する。【構成】 テスト時には、テストモード出力信号Dのレベルにより、出力バッファ20に入力されるテストのための信号がトライステート出力バッファ21を介して出力されるテストモードと、トライステート出力バッファ21をハイインピーダンス状態とし、次段以降の回路のテストを可能とする出力ハイインピーダンスモードを切り換えて検査を行なうことができる。通常動作時には、短絡機構22を短絡させ、トライステート出力バッファ21を介さずに出力信号を出力端子5に出力する。これにより、伝搬遅延時間を最小に抑え、高速動作を可能とする。
請求項（抜粋）：
機能動作テスト手段および被検査論理回路ブロックを有する集積回路において、通常動作状態及びテストの態様を選択しテストモード選択信号を出力するテストモード選択回路と、前記テストモード選択回路からのテストモード選択信号に基づき出力端子に出力することのできる複数の信号から1つを選択する出力信号切換回路と、前記テストモード選択回路からのテストモード選択信号に基づき出力端子をハイインピーダンス状態に設定可能な出力回路と、該テスト回路と並列に設けられ通常動作状態では前記出力回路を介さずに前記出力信号切換回路からの信号を出力端子に出力する短絡手段を有することを特徴とする集積回路。
IPC (5件)：
G01R 31/28
, G01R 31/26
, H01L 21/66
, H01L 27/04
, H01L 21/822
G01R 31/28 V
, H01L 27/04 T
