特許

J-GLOBAL ID：200903025691299838

半導体装置及びその製造方法

発明者： 照井 誠
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-193261
公開番号（公開出願番号）：特開2005-032782
出願日： 2003年07月08日
公開日（公表日）： 2005年02月03日
要約：

【課題】実装面サイズを増加させることによって多ピン化を容易に実現する。【解決手段】半導体装置は、第1領域02及び第2領域04を有する半導体基板12と、第1領域に配置されている、複数の第1サブ外部端子32aaと、接地されるべき端子及び電源に接続されるべき端子からなる複数の第2サブ外部端子32abと、第2領域に配置されている複数の第2外部端子32bと、第1領域に設けられていて、複数の第1サブ外部端子と複数の回路素子接続用パッドとを電気的に接続する第1サブ配線構造30aと、複数の第2サブ外部端子と前記複数の回路素子接続用パッドとを電気的に接続する第2サブ配線構造30bと、第1領域から第2領域上に渡って設けられていて、複数の第2外部端子と複数の回路素子接続用パッドとを電気的に接続する、複数の第2配線構造31とを具えている。【選択図】 図1

請求項（抜粋）：

回路素子が形成されていて、該回路素子が接続されている複数の回路素子接続用パッドが設けられている第1領域、及び該第1領域の周辺を囲む第2領域を有する半導体基板と、 前記第1領域に配置されていて、接地されるべき端子及び電源に接続されるべき端子からなる複数の第1サブ外部端子、及び前記第1領域に配置されている複数の第2サブ外部端子を含む第1外部端子と、 前記第2領域に配置されている複数の第2外部端子と、 前記第1領域に設けられていて、前記複数の第1サブ外部端子と前記複数の回路素子接続用パッドとを電気的に接続する第1サブ配線構造、及び前記第1領域に設けられていて、前記複数の第2サブ外部端子と前記複数の回路素子接続用パッドとを電気的に接続する第2サブ配線構造を含む第1配線構造と、 前記第1領域から前記第2領域に渡って設けられていて、前記複数の第2外部端子と前記複数の回路素子接続用パッドとを電気的に接続する、複数の第2配線構造と を具えていることを特徴とする半導体装置。

IPC (3件)：

H01L21/3205 ,  H01L21/56 ,  H01L23/12

FI (3件)：

H01L21/88 T ,  H01L21/56 R ,  H01L23/12 501P

Fターム (21件)：

5F033HH11 ,  5F033HH12 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ12 ,  5F033KK09 ,  5F033KK12 ,  5F033KK13 ,  5F033PP26 ,  5F033RR06 ,  5F033RR22 ,  5F033SS21 ,  5F033UU04 ,  5F033VV04 ,  5F033VV05 ,  5F033VV07 ,  5F033XX00 ,  5F061AA01 ,  5F061BA07 ,  5F061CA10 ,  5F061CB13