特許
J-GLOBAL ID：200903025699726166
液晶ディスプレイパネルとその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人快友国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2008-033479
公開番号（公開出願番号）：特開2008-203849
出願日： 2008年02月14日
公開日（公表日）： 2008年09月04日
要約：
【課題】TFT-LCDにおいて、蓄積容量ラインの相互接続構造を簡素に構成でき、斜めから見たときのグレースケールの影響を低減し、色ずれ現象を改善する。【解決手段】マトリクス状に配置された複数のピクセルと、第1及び第2の走査線と、蓄積容量ラインを備え、各ピクセルは、第1及び第2の走査線の間に配設された第1のサブピクセルと、第1から第3の薄膜トランジスタと、第1及び第2の領域に分割されたピクセル電極を有する。第1の薄膜トランジスタは、第1の走査線及びピクセル電極の第1の領域に電気的に接続され、第2の薄膜トランジスタは、第1の走査線及びピクセル電極の第2の領域に電気的に接続され、第3の薄膜トランジスタは、第2の走査線及びピクセル電極の第2の領域に電気的に接続されている。蓄積容量ラインは、第3の薄膜トランジスタに電気的に接続され、第1の走査線までの距離は、第2の走査線までの距離よりも長くなっている。【選択図】図6
請求項（抜粋）：
薄膜トランジスタ基板を有する液晶ディスプレイパネルであって、
前記薄膜トランジスタ基板は、第1の走査線と、第2の走査線と、複数のピクセルと、データ線と、蓄積容量ラインを備え、
前記第1の走査線は、前記薄膜トランジスタ基板上に配設されており、
前記第2の走査線は、前記薄膜トランジスタ基板上に前記第1走査線と平行に配設されており、
前記複数のピクセルのそれぞれは、第1のサブピクセルを有しており、
前記第1のサブピクセルは、前記第1の走査線と前記第2の走査線の間に配設されているとともに、第1の薄膜トランジスタと第2の薄膜トランジスタと第3の薄膜トランジスタとピクセル電極を有しており、
前記ピクセル電極は、互いに異なる信号を表示する第1の領域と第2の領域に分割されており、
前記第1の薄膜トランジスタは、そのゲートを通じて前記第1の走査線に電気的に接続されているとともに、そのドレイン電極によって前記第1の領域に電気的に接続されており、
前記第2の薄膜トランジスタは、そのゲートを通じて前記第1の走査線に電気的に接続されているとともに、そのドレイン電極によって前記第2の領域に電気的に接続されており、
前記第3の薄膜トランジスタは、そのゲートを通じて前記第2の走査線に電気的に接続されているとともに、そのドレイン電極によって前記第2の領域に電気的に接続されており、
前記データ線は、前記第1の薄膜トランジスタのソース電極及び前記第2の薄膜トランジスタのソース電極に接続されており、
前記蓄積容量ラインは、前記第1の走査線及び第2の走査線に平行に配設されているとともに、前記第3の薄膜トランジスタに電気的に接続されており、
前記蓄積容量ラインから前記第1の走査線までの距離は、前記蓄積容量ラインから前記第2の走査線までの距離よりも長いことを特徴とする液晶表示パネル。
IPC (2件)：
FI (2件)：
Fターム (22件)：
2H092GA13
, 2H092GA29
, 2H092JA26
, 2H092JA30
, 2H092JA31
, 2H092JA32
, 2H092JA40
, 2H092JA46
, 2H092JB05
, 2H092JB24
, 2H092JB33
, 2H092JB41
, 2H092JB46
, 2H092JB63
, 2H092JB64
, 2H092JB69
, 2H092KA12
, 2H092KA18
, 2H092KB04
, 2H092KB24
, 2H092NA01
, 2H092NA23
