特許

J-GLOBAL ID：200903025713983088

半導体装置およびその製造方法

発明者： 金田 剛
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-256939
公開番号（公開出願番号）：特開2000-091339
出願日： 1998年09月10日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 WPP技術が適用された半導体装置と実装基板との間の熱膨張に起因するストレスを緩和する。【解決手段】 第3層配線M3を覆うパッシベーション膜9および第1保護膜10と、第1接続孔11を介して第3層配線M3に接続され第1保護膜10上に形成された再配置配線12と、再配置配線12を覆う第2保護膜13と、第2保護膜13の第2接続孔14に形成されたバンプ下地金属2と、バンプ下地金属2上に形成されたアウターリードとを含む半導体装置であって、アウターリードをバンプ下地金属2上の第1バンプ3および第1バンプ3上の第2バンプ4で構成する。

請求項（抜粋）：

半導体素子がその主面に形成された半導体基板と、前記半導体基板の上層に形成された配線層と、前記配線層を覆うパッシベーション膜および第1保護膜とを有する半導体装置であって、前記第1保護膜およびパッシベーション膜に開口された第1接続孔を介して前記配線層に接続されたリード配線と、前記リード配線を覆う第2保護膜と、前記第2保護膜に開口された第2接続孔と、前記第2接続孔の内部を含む領域に形成され、前記リード配線に接続された下地金属と、前記下地金属上に形成された第1導電部材と、前記第1導電部材上に形成された第2導電部材とを含むことを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/60

FI (4件)：

H01L 21/88 T ,  H01L 21/92 602 L ,  H01L 21/92 602 Z ,  H01L 21/92 621 A

Fターム (23件)：

5F033AA04 ,  5F033AA13 ,  5F033AA28 ,  5F033AA29 ,  5F033BA11 ,  5F033BA12 ,  5F033BA17 ,  5F033BA25 ,  5F033BA38 ,  5F033CA01 ,  5F033CA09 ,  5F033DA05 ,  5F033DA08 ,  5F033DA15 ,  5F033DA34 ,  5F033DA35 ,  5F033DA38 ,  5F033EA02 ,  5F033EA05 ,  5F033EA25 ,  5F033EA28 ,  5F033EA29 ,  5F033EA32