特許

J-GLOBAL ID：200903025747055040

仮想計算機システムのアドレス変換バッファパージ方法

発明者： 小野寺 修 ,  宇江原 健 ,  小林 雄二 ,  天野 英昭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-231946
公開番号（公開出願番号）：特開平7-084883
出願日： 1993年09月17日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 TLBパージによるTLBの使用効率の低下等のオーバヘッドを除去し、必要なエントリのみを高速にパージする。【構成】 いずれか1つの特定の仮想計算機が発行するアドレス変換バッファのパージを伴う命令の実行に当たり、該特定の仮想計算機の仮想計算機識別符号に加え、パージ対象のアドレス変換バッファエントリを有する他の仮想計算機の仮想計算機識別符号を前記レジスタに記憶させておき、前記命令の実行により、前記特定の仮想計算機の仮想計算機識別符号と一致する仮想計算機識別符号を記憶したエントリをパージすると共に、前記他の仮想計算機の仮想計算機識別符号と一致する仮想計算機識別符号を記憶したエントリを並行してパージする。

請求項（抜粋）：

複数の仮想計算機を備えた1台以上の中央処理装置と、各仮想計算機のそれぞれから共用される主記憶装置と、各仮想計算機が過去に主記憶装置をアクセスした時の論理アドレスと該論理アドレスに対応する絶対アドレスおよびアクセス元の仮想計算機に割り当てられた仮想計算機識別符号を1組にして複数組記憶する複数のエントリを備え、各仮想計算機が主記憶装置をアクセスする時に前記エントリを参照して論理アドレスを絶対アドレスに変換するアドレス変換バッファを備えた仮想計算機システムにおいて、1つ以上の仮想計算機識別符号を記憶するレジスタを設け、いずれか1つの特定の仮想計算機が発行するアドレス変換バッファのパージを伴う命令の実行に当たり、該命令を実行する特定の仮想計算機の仮想計算機識別符号に加え、パージ対象のアドレス変換バッファエントリを有する他の仮想計算機の仮想計算機識別符号を前記レジスタに記憶させておき、前記命令の実行により、前記特定の仮想計算機の仮想計算機識別符号と一致する仮想計算機識別符号を記憶したエントリをパージすると共に、前記他の仮想計算機の仮想計算機識別符号と一致する仮想計算機識別符号を記憶したエントリを並行してパージすることを特徴とする仮想計算機システムのアドレス変換バッファパージ方法。

IPC (2件)：

G06F 12/10 ,  G06F 9/46 350

引用特許：

審査官引用 (3件)

• 特開昭62-025365
  
• 特開昭63-286944
  
• 特開昭63-304346