特許
J-GLOBAL ID：200903025747791773
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004821
公開番号（公開出願番号）：特開平6-216252
出願日： 1993年01月14日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 配線の変更によって入力バッファ、出力バッファ、双方向性バッファの何れかを選択できる構成としつつその占有面積の縮小化が図られるI/Oセルの構造を提供する。【構成】 I/Oセル10は、MOSトランジスタTr3,Tr4からなる出力バッファ部10Bと、入・出力パッドBとの間に直列抵抗Rを有する入力バッファ部10Aとを具え、配線15の有無により入・出力機能が選択される。トランジスタTr3,Tr4のソース・ドレイン領域と、直列抵抗R用の拡散層抵抗とが同一の拡散層11bにて形成される。該拡散層11bには、ボンディングパッドBに導電接続されるソース・ドレイン電極用の配線層13の一端と、入力用トランジスタTr1,Tr2のゲート電極16に導電接続される配線層15の一端とが接続され、2つの配線層13,16間の寄生抵抗および拡散層11bの拡散抵抗が直列抵抗Rとなる。
請求項（抜粋）：
MOSトランジスタにより構成された出力バッファ部と、入・出力パッドとの間に直列抵抗を有する入力バッファ部とを具え配線により入・出力機能を選択可能なI/Oセルが形成された半導体集積回路装置において、前記出力バッファ用MOSトランジスタのソース・ドレイン領域と前記入力直列抵抗とが同一の不純物拡散層で構成されていることを特徴とする半導体集積回路装置。
IPC (2件)：
引用特許：
前のページに戻る
