特許
J-GLOBAL ID：200903025765437448

半導体素子の配線層形成方法

発明者：
ジュン キ キム

ジュン キ キム について


出願人/特許権者：
エルジイ・セミコン・カンパニイ・リミテッド

エルジイ・セミコン・カンパニイ・リミテッド について


代理人 (1件)： 中村 純之助 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-304452
公開番号（公開出願番号）：特開平8-213462
出願日： 1995年11月22日
公開日（公表日）： 1996年08月20日
要約：
【要約】【課題】コンタクトホ-ルへの金属膜の充填特性が良好で、生産性が高い、半導体素子の配線層形成方法を提供する。【解決手段】(1)素子が形成された半導体基板20上に絶縁膜21を蒸着した後、写真食刻を施してコンタクトホ-ルT′を形成する工程と、(2)コンタクトホ-ルT′の内面及び底面と絶縁膜21上とにW、TiNまたはTiW等の金属を蒸着して障壁メタル層23を形成する工程と、(3)障壁メタル層23上に化学気相蒸着法でAlからなる第1金属膜24を形成する工程と、(4)第1金属膜24の上にAlからなる第2金属膜27を高温で蒸着する工程とを含んでなる。
請求項（抜粋）：
(1)素子が形成された半導体基板上に絶縁膜を蒸着した後、写真食刻を施してコンタクトホ-ルを形成する工程と、(2)上記コンタクトホ-ルの内面及び底面と上記絶縁膜上とにW、TiNまたはTiW等の金属を蒸着して障壁メタル層を形成する工程と、(3)上記障壁メタル層上に化学気相蒸着法でAlからなる第1金属膜を形成する工程と、(4)上記第1金属膜の上にAlからなる第2金属膜を高温で蒸着する工程と、を含むことを特徴とする半導体素子の配線層形成方法。
IPC (3件)：
H01L 21/768 ,  H01L 21/285 ,  H01L 21/3205
FI (4件)：
H01L 21/90 D ,  H01L 21/88 R ,  H01L 21/88 N ,  H01L 21/88 K
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM