マルチフレーム同期検出装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：高橋友二
公報種別：公開公報
出願番号（国際出願番号）：特願平10-226598
公開番号（公開出願番号）：特開2000-049739
出願日： 1998年07月28日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 1フレームが8ビットで構成され、1マルチフレームが320フレームで構成されるようなマルチフレームの同期検出に適するマルチフレーム同期検出装置を提供する。【解決手段】 1マルチフレーム内の320フレームに0〜319のフレーム番号を付け、第0番のフレームを同期パターン1のビットパターンで構成し、第159番のフレームを同期パターン2のビットパターンで構成し、同期パターン1と合致するフレームパターンを得た時にフレームカウンタをリセットし、リセット後のフレームカウンタの計数値が159の時に、フレームパターンが同期パターン2のビットパターンに合致すると、仮同期確立信号iを発生した。

請求項（抜粋）：

1フレーム(frame )がn(nは任意の自然数)ビットで構成され、1マルチフレーム(multi-frame )はN(Nは任意の自然数)フレームで構成され、1マルチフレーム内のN個のフレームに0〜N-1の番号を付け、第A(0≦A<N-1)番のフレームを同期パターン1で構成し、第B(A<B<N-1)番のフレームを同期パターン2で構成する場合のマルチフレーム同期検出装置において、フレームの区切りを示すフレーム信号を計数するフレームカウンタ、ビットシリアル(bit serial)の形で伝送されるマルチフレーム信号をnビット並列の1フレームの並列データに変換する直・並列変換回路、完全同期信号が論理「L」の間、同期パターン1検出回路により前記直・並列変換回路の出力をフレーム毎に前記同期パターン1と比較し、一致した場合前記フレームカウンタの計数値に数値Aをプリセット(preset)する手段、このプリセットの後、前記フレームカウンタの計数値がBであるとき、同期パターン2検出回路により、前記直・並列変換回路の出力を前記同期パターン2と比較し、一致した場合仮同期確立信号を同期保護回路へ出力する手段、同期保護回路で前記仮同期確立信号が第1の所定数値だけ連続受信されたときは、前記完全同期信号の論理を「H」とし、前記完全同期信号の論理が「H」の間は前記同期パターン1検出回路の出力を無視し、前記同期パターン2検出回路の出力が不一致を示すときは、仮非同期確立信号を同期保護回路へ出力する手段、同期保護回路で前記仮非同期確立信号が第2の所定数値だけ連続受信されたときは、前記完全同期信号の論理を「L」とし、前記同期パターン1検出回路の出力により前記フレームカウンタのリセットを開始する手段、を備えたことを特徴とするマルチフレーム同期検出装置。

IPC (2件)：

H04J 3/06 , H04L 7/08

FI (2件)：

H04J 3/06 B , H04L 7/08 A

Fターム (17件)：

5K028AA15 , 5K028KK01 , 5K028KK12 , 5K028MM18 , 5K028NN02 , 5K028NN05 , 5K028NN13 , 5K028NN14 , 5K028SS16 , 5K047AA12 , 5K047CC01 , 5K047HH02 , 5K047HH12 , 5K047HH22 , 5K047HH23 , 5K047HH45 , 5K047LL05

前のページに戻る