特許
J-GLOBAL ID：200903025795237850
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-290100
公開番号（公開出願番号）：特開平6-140595
出願日： 1992年10月28日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 本発明は、メモリセルを有する半導体装置におけるキャパシタ部の製法に関するもので、キャパシタ部の占有面積を広げることなく、実効面積を大きくしてキャパシタ容量を増加することを目的とするものである。【構成】 本発明は前記キャパシタ部の形成方法として、酸化膜28,30と窒化膜27,29,31を交互に積層し、その層の所定箇所にコンタクトホール32を形成した後、前記酸化膜31を一部除去して前記窒化膜27,29,31間に隙間33,34ができるようにし、その窒化膜27,29,31上にストレージ電極用の膜(ポリシリコン)35を形成し、前記酸化膜28,30と窒化膜29,31を除去し、残った前記ストレージノード電極用膜35の上にキャパシタ絶縁膜36、その上にセルプレート電極用膜37を形成するようにしたものである。即ち、キャパシタ部を折り返し形にしたものである。なお、第2の実施例として別の製法もあげてある。
請求項（抜粋）：
半導体装置におけるキャパシタ部として、半導体基板上に、該キャパシタ部の構成要素であるストレージノードとなる膜、キャパシタ絶縁膜、セルプレートとなる膜の3層が共に折り返し形の多層構造となっていることを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 27/10 325 C
, H01L 27/10 325 M
