特許

J-GLOBAL ID：200903025796089740

半導体素子の読取り回路

発明者： ミョン-ハ ファン
出願人/特許権者： エルジー セミコン カンパニー リミテッド
代理人 (1件)： 笹島 富二雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-138364
公開番号（公開出願番号）：特開平10-334670
出願日： 1998年05月20日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】本発明は、ラッチセンスアンプの速い動作特性を生かしながら、入力ノイズに対して安定的に動作し得る半導体素子の読取り回路を提供することを目的とする。【解決手段】メモリセルアレイ20から出力された各出力データDATA,DATABがラッチセンスアンプ40及び電流ミラー型センスアンプ60に入力された後、ラッチセンスアンプ40の出力信号SOを信号遅延手段50で遅延させた出力信号DEOと、上記電流ミラー型センスアンプ60の出力信号SOMとが比較手段70で比較され、比較手段70からの出力信号COMに応じたパルス発生器80からの出力信号DLDが組合せ回路90に入力される。組合せ回路90は、パルス発生器80の出力信号DLDに応じて、ラッチセンスアンプ制御信号を出力する。

請求項（抜粋）：

メモリセルアレイ(20)から出力された各出力データ(DATA,DATAB)が入力されるラッチセンスアンプ(40)及び電流ミラー型センスアンプ(60)と、上記ラッチセンスアンプ(40)の上記各出力データ(DATA,DATAB)に基づく出力信号(SO)を遅延させて出力する信号遅延手段(50)と、該信号遅延手段(50)の出力信号(DEO)と上記電流ミラー型センスアンプ(60)の上記各出力データ(DATA,DATAB)に基づく出力信号(SOM)とが入力され、2つの出力信号(DEO),(SOM)を比較した結果を出力信号(COM)として出力する比較手段(70)と、該比較手段(70)からの上記出力信号(COM)に応じた出力信号(DLD)を出力するパルス発生器(80)と、上記電流ミラー型センスアンプ(60)を駆動させるセンスアンプ制御信号を出力する制御部(30)と、上記パルス発生器(80)の出力信号(DLD)及び上記制御部(30)のセンスアンプ制御信号が入力され、上記出力信号(DLD)が2つの信号(DEO),(SOM)の一致を示すときには、上記センスアンプ制御信号に応じて上記ラッチセンスアンプ(40)を駆動制御し、2つの出力信号(DEO),(SOM)の不一致を示すときには、上記センスアンプ制御信号に関係無く、上記ラッチセンスアンプ(40)をディスエーブル(disable )状態とするラッチセンスアンプ制御信号を出力する組合せ回路(90)と、を包含して構成されることを特徴とする半導体素子の読取り回路。

IPC (3件)：

G11C 11/419 ,  G11C 11/409 ,  G11C 11/407

FI (3件)：

G11C 11/34 311 ,  G11C 11/34 354 A ,  G11C 11/34 354 C