特許
J-GLOBAL ID：200903025807258026
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-061254
公開番号（公開出願番号）：特開2003-258242
出願日： 2002年03月07日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 高誘電体材料を用いてゲート絶縁膜を形成し、その界面準位密度を低く維持する。【解決手段】 ゲート電極5の形成前に、ゲート絶縁膜4となる酸化アルミニウム層の半導体基板1との界面側またはゲート電極5との界面側に窒素を添加し、その界面から内部の領域が窒化されたゲート絶縁膜4を形成する。そして、この窒化された部分を有しているゲート絶縁膜4上に、ポリシリコン層またはポリシリコンゲルマニウム層を形成し、ゲート電極5を形成する。これにより、ゲート絶縁膜4と半導体基板1との界面での界面準位密度が低下する。また、ゲート電極5、ソース2aおよびドレイン2bを形成するアニール処理で、ボロン突き抜けが防止され、界面準位密度が低く維持される。
請求項（抜粋）：
pチャネル型MOSトランジスタを有する半導体装置において、ソースおよびドレインが形成された半導体基板と、前記半導体基板上に、窒化された部分を有する高誘電体材料で形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有することを特徴とする半導体装置。
Fターム (25件)：
5F140AA00
, 5F140AA28
, 5F140AA37
, 5F140AB03
, 5F140AC01
, 5F140AC39
, 5F140BA01
, 5F140BD11
, 5F140BD15
, 5F140BD16
, 5F140BD17
, 5F140BE08
, 5F140BE10
, 5F140BE13
, 5F140BF01
, 5F140BF04
, 5F140BG08
, 5F140BG37
, 5F140BG43
, 5F140BG44
, 5F140BH14
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140CF07
