特許

J-GLOBAL ID：200903025833510183

カレントミラー回路

発明者： 関戸 裕治
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-246921
公開番号（公開出願番号）：特開平6-104762
出願日： 1992年09月16日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】出力電圧の電圧範囲を広くとることができ、電源の低電圧化を図ることができるカレントミラー回路を提供することを目的とする。【構成】NMOSトランジスタ1のソースは電源GNDに接続されている。NMOSトランジスタ2のソースはトランジスタ1のドレインに接続されるとともに、ドレインは定電流源5とトランジスタ1のゲートとに接続されている。NMOSトランジスタ3のソースは電源GNDに接続されるとともに、ゲートはトランジスタ1のゲートに接続されている。NMOSトランジスタ4のソースはトランジスタ3のドレインに接続されるとともに、ゲートはトランジスタ2のゲートと共に電源VBに接続され、ドレインは出力端子7に接続されている。バイアス手段6はトランジスタ1〜4が飽和領域で動作するように電源VBの電圧範囲を設定する。

請求項（抜粋）：

ソースが第1の電源(GND)に接続された第1のNチャネルMOSトランジスタ(1)と、ソースが第1のNチャネルMOSトランジスタ(1)のドレインに接続されるとともに、ドレインが第1の定電流源(5)と第1のNチャネルMOSトランジスタ(1)のゲートとに接続された第2のNチャネルMOSトランジスタ(2)と、ソースが第1の電源(GND)に接続されるとともに、ゲートが第1のNチャネルMOSトランジスタ(1)のゲートに接続された第3のNチャネルMOSトランジスタ(3)と、ソースが第3のNチャネルMOSトランジスタ(3)のドレインに接続されるとともに、ゲートが第2のNチャネルMOSトランジスタ(2)のゲートと共に第2の電源(VB)に接続され、ドレインが出力端子(7)に接続された第4のNチャネルMOSトランジスタ(4)と、前記第1〜第4のNチャネルMOSトランジスタ(1〜4)が飽和領域で動作するように前記第2の電源(VB)の電圧範囲を設定するバイアス手段(6)とを備えることを特徴とするカレントミラー回路。

IPC (4件)：

H03M 1/74 ,  G05F 3/26 ,  H03F 3/343 ,  H03F 3/345