特許

J-GLOBAL ID：200903025844859056

半導体集積回路装置

発明者： 前田 徳章 ,  新保 利信 ,  島崎 靖久
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2001-043003
公開番号（公開出願番号）：特開2002-245783
出願日： 2001年02月20日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 動作の安定化と低消費電力化を実現したCAMを備えた半導体集積回路装置を提供する。【解決手段】 ワード線の選択動作によって相補データ線から書き込まれる記憶データを保持するメモリ部と、記憶データと上記一対の相補データ線に入力された検索入力信号とを比較して不一致出力に応じて電流経路を形成する比較部とを備えたメモリセルの複数を備え、上記ワード線と平行に上記比較部の電流経路がワイヤード論理構成に接続されてなる検出線と、定常的に一致状態に対応した比較部の電流経路が接続されてなるダミー検出線と、上記ダミー検出線のレベルを判定するダミー電圧判定回路を設け、上記検出線及びダミー検出線のそれぞれに対して比較期間にチャージアップを行ない、上記ダミー検出線のレベルを判定するダミー電圧判定回路から出力される判定タイミング信号により電圧判定結果を得るようにする。

請求項（抜粋）：

複数の相補データ線と、複数のワード線と、上記複数の相補データ線のそれぞれに対応し、一対の相補の入出力ノードを持ち、上記ワード線の選択動作によって相補データ線から書き込まれる記憶データを保持するメモリ部と、記憶データと上記一対の相補データ線に入力された検索入力信号とを比較して不一致出力に応じて電流経路を形成する比較部とを備えたメモリセルの複数と、上記ワード線と平行に設けられ、上記比較部の電流経路がワイヤード論理構成に接続されてなる複数の検出線と、上記検出線のレベルを判定する電圧判定回路と、上記定常的に一致状態の比較部の電流経路が接続されてなるダミー検出線と、上記ダミー検出線のレベルを判定するダミー電圧判定回路と、上記検出線及びダミー検出線のそれぞれに対して比較期間にチャージアップを行ない、上記ダミー検出線のレベルを判定するダミー電圧判定回路から出力される一致判定出力タイミングにより電圧判定結果を得るようにする電荷供給信号生成回路とを備えてなる内容呼び出しメモリを具備することを特徴とする半導体集積回路装置。