特許
J-GLOBAL ID:200903025860348436

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2001-184639
公開番号(公開出願番号):特開2003-007082
出願日: 2001年06月19日
公開日(公表日): 2003年01月10日
要約:
【要約】【課題】 半導体チップが完成品として基板に実装された後において発見された欠陥や信号のタイミング不良などの不具合を解消する。【解決手段】 半導体チップの外部に配置されたプログラマブルリンク回路(141)にプログラムされたリンク状態を判定可能な判定回路(131)を設け、上記プログラマブルリンク回路の設定内容を変更することによって、欠陥救済回路(133)による欠陥救済、又はディレイ選択回路による内部信号の遅延量調整を可能とし、半導体チップが完成品として基板に実装された後において発見された欠陥や信号のタイミング不良などの不具合の解消を図る。
請求項(抜粋):
半導体チップと、上記半導体チップの外部に配置され、リンク状態をプログラム可能なプログラマブルリンク回路とを含み、上記半導体チップは、上記プログラマブルリンク回路にプログラムされたリンク状態を判定可能な判定回路と、上記判定回路の判定結果に基づいて欠陥を救済するための欠陥救済回路、又は上記判定回路の判定結果に基づいて内部信号の遅延量を調整可能なディレイ選択回路と、を具備することを特徴とする半導体装置。
IPC (6件):
G11C 29/00 603 ,  G06F 12/16 310 ,  G11C 11/401 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (6件):
G11C 29/00 603 Z ,  G06F 12/16 310 Q ,  H01L 21/82 F ,  H01L 21/82 R ,  H01L 27/04 V ,  G11C 11/34 371 D
Fターム (38件):
5B018GA04 ,  5B018KA15 ,  5B018NA02 ,  5B018QA13 ,  5F038AV03 ,  5F038AV15 ,  5F038AV20 ,  5F038DF04 ,  5F038DF05 ,  5F038DF11 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ20 ,  5F064BB09 ,  5F064BB14 ,  5F064FF02 ,  5F064FF09 ,  5F064FF26 ,  5F064FF27 ,  5F064FF33 ,  5F064FF42 ,  5F064FF49 ,  5L106AA01 ,  5L106CC04 ,  5L106CC12 ,  5L106CC13 ,  5M024AA90 ,  5M024AA91 ,  5M024BB30 ,  5M024BB40 ,  5M024GG01 ,  5M024HH10 ,  5M024KK35 ,  5M024MM20 ,  5M024PP01 ,  5M024PP02 ,  5M024PP03 ,  5M024PP05

前のページに戻る