特許
J-GLOBAL ID:200903025902500560

半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置

発明者:
出願人/特許権者:
代理人 (1件): 小栗 昌平 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-356279
公開番号(公開出願番号):特開2003-158188
出願日: 2001年11月21日
公開日(公表日): 2003年05月30日
要約:
【要約】【課題】有効に電源ノイズの吸収をはかり、回路の安定動作を実現する。【解決手段】電源配線領域から、前記電源配線領域に隣接し、他の機能層が存在しない空き領域下にまで伸長するように形成され、一導電型の拡散領域上に、容量絶縁膜を介して形成されたゲート電極を有するMOS構造のバイパスコンデンサと、グランド配線領域下に形成され、基板電位を固定する基板コンタクトとを有し、前記バイパスコンデンサは、前記ゲート電極表面に前記電源配線にコンタクトするコンタクトを有するとともに、前記一導電型の拡散領域と、基板コンタクトの拡散領域とが接続されていることを特徴とする。
請求項(抜粋):
電源配線領域から、前記電源配線領域に隣接し、他の機能層が存在しない空き領域下にまで伸長するように形成され、一導電型の拡散領域上に、容量絶縁膜を介して形成されたゲート電極を有するMOS構造のバイパスコンデンサと、グランド配線領域下に形成され、基板電位を固定する基板コンタクトとを有し、前記バイパスコンデンサは、前記ゲート電極表面に前記電源配線にコンタクトするコンタクトを有するとともに、前記一導電型の拡散領域と、基板コンタクトの拡散領域とが接続されていることを特徴とする半導体装置。
IPC (5件):
H01L 21/822 ,  G06F 17/50 658 ,  G06F 17/50 ,  H01L 21/82 ,  H01L 27/04
FI (7件):
G06F 17/50 658 A ,  G06F 17/50 658 V ,  H01L 27/04 C ,  H01L 27/04 A ,  H01L 27/04 D ,  H01L 21/82 W ,  H01L 21/82 C
Fターム (20件):
5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5F038AC03 ,  5F038AC08 ,  5F038AC17 ,  5F038CA02 ,  5F038CA17 ,  5F038CD02 ,  5F038CD14 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA04 ,  5F064CC12 ,  5F064CC23 ,  5F064DD02 ,  5F064DD26 ,  5F064EE43 ,  5F064EE52 ,  5F064HH06
引用特許:
審査官引用 (4件)
  • パタ-ン生成方法
    公報種別:公開公報   出願番号:特願平11-010010   出願人:松下電器産業株式会社
  • 半導体装置
    公報種別:公開公報   出願番号:特願2000-000491   出願人:日本電気株式会社
  • MOSゲート型半導体装置
    公報種別:公開公報   出願番号:特願平6-221234   出願人:株式会社東芝
全件表示

前のページに戻る