特許
J-GLOBAL ID:200903025918154882

ΔΣ変調を用いるスイッチング増幅器

発明者:
出願人/特許権者:
代理人 (1件): 原 謙三
公報種別:公開公報
出願番号(国際出願番号):特願平10-372112
公開番号(公開出願番号):特開2000-196375
出願日: 1998年12月28日
公開日(公表日): 2000年07月14日
要約:
【要約】【課題】 ΔΣ変調によって得られた1ビット信号に応答して、定電圧スイッチ29内の半導体電力増幅素子が飽和域で動作し、電源からの高電圧をスイッチングし、LPF30で平滑化することによって、音声信号を高効率で増幅するようにしたスイッチング増幅器21において、前記半導体電力増幅素子の素子破壊を防止する。【解決手段】 パルスカウント回路36は、前記1ビット信号がハイレベルまたはローレベルで連続する期間を、前記1ビット信号のタイミングを規定するクロック発生回路28からのクロック信号のパルス数をカウントすることで計測し、所定閾値以上となると、電源遮断回路37を作動させ、前記定電圧スイッチ29への電源ラインを遮断する。
請求項(抜粋):
ΔΣ変調回路が入力信号をΔΣ変調し、その変調信号に応答してスイッチング回路が電源からの予め定める定電圧をスイッチングし、そのスイッチング出力をローパスフィルタによってアナログ変換して出力するΔΣ変調を用いるスイッチング増幅器において、前記ΔΣ変調のために用いられる標本化クロックに応答し、前記変調信号のパルス数をカウントするパルスカウント手段と、前記電源からスイッチング回路への電源ラインに直列に介在され、前記パルスカウント手段の出力に応答し、前記変調信号がハイレベルまたはローレベルで連続するカウント値が予め定める閾値以上であるとき、または予め定める時間当りの前記ハイレベルまたはローレベルであるカウント値が予め定める閾値以上であるときの少なくともいずれか一方の条件を満足するとき、前記電源ラインを遮断する電源遮断手段とを含むことを特徴とするΔΣ変調を用いるスイッチング増幅器。
IPC (2件):
H03F 3/217 ,  H03M 3/02
FI (2件):
H03F 3/217 ,  H03M 3/02
Fターム (44件):
5J064AA02 ,  5J064BA03 ,  5J064BC05 ,  5J064BC07 ,  5J064BC08 ,  5J064BC11 ,  5J064BC16 ,  5J064BC19 ,  5J064BC21 ,  5J064BC22 ,  5J064BD01 ,  5J091AA02 ,  5J091AA26 ,  5J091AA66 ,  5J091CA41 ,  5J091CA54 ,  5J091CA57 ,  5J091FA18 ,  5J091HA20 ,  5J091HA25 ,  5J091HA29 ,  5J091HA33 ,  5J091HA38 ,  5J091HA39 ,  5J091HA41 ,  5J091KA00 ,  5J091KA15 ,  5J091KA17 ,  5J091KA23 ,  5J091KA26 ,  5J091KA31 ,  5J091KA33 ,  5J091KA34 ,  5J091KA35 ,  5J091KA36 ,  5J091KA38 ,  5J091KA42 ,  5J091KA53 ,  5J091KA62 ,  5J091MA11 ,  5J091MA13 ,  5J091TA01 ,  5J091TA06 ,  5J091UW01

前のページに戻る