半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-319706
公開番号（公開出願番号）：特開平11-154711
出願日： 1997年11月20日
公開日（公表日）： 1999年06月08日
要約：

【要約】【課題】本発明は、スタックトゲート構造を有する、NOR型フラッシュEEPROMのメモリセルにおいて、浮遊ゲート電極のエッジ部の形状を改善できるようにすることを最も主要な特徴とする。【解決手段】たとえば、浮遊ゲート電極13の側壁部と制御ゲート電極15の上部および側壁部とに、SiON膜18を選択的に形成した後、酸化性雰囲気中にてアニール処理を施すことによって後酸化工程を実施する。すると、トンネル酸化膜12もしくは層間絶縁膜14に接する、浮遊ゲート電極13および制御ゲート電極15のエッジ部において、酸化膜が徐々に成長する。このように、浮遊ゲート電極13の、少なくとも側壁部にSiON膜18を形成しておくことにより、その部分での酸化を抑制しつつ、浮遊ゲート電極13のエッジ部を、コーナー部分が丸くなるように形成できる。

請求項（抜粋）：

半導体基板上に絶縁膜を介してゲート電極部を形成する第一の工程と、少なくとも、前記ゲート電極部の側壁部分に酸化抑止膜を形成する第二の工程と、この後、熱酸化処理を行って、前記ゲート電極部の前記絶縁膜と接するエッジ部分で選択的に酸化を進行させる第三の工程とからなることを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , H01L 27/115 , H01L 29/78

FI (3件)：

H01L 29/78 371 , H01L 27/10 434 , H01L 29/78 301 G

前のページに戻る