特許
J-GLOBAL ID：200903025944601048
固体撮像素子及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231048
公開番号（公開出願番号）：特開2004-071931
出願日： 2002年08月08日
公開日（公表日）： 2004年03月04日
要約：
【課題】周辺回路部の配線層を多層化する一方で撮像画素領域における配線層の層数を削減し、シェーディングや混色を抑制する。【解決手段】フォトダイオード121や各種トランジスタ122、123を設けたシリコン基板130上に、撮像画素領域部100Aでは3層の配線層132〜134が形成され、周辺回路部100Cでは5層の配線層132〜136が形成されている。したがって、撮像画素領域部100Aの上層部では、膜厚が小さくなり、その上にカラーフィルタ138およびオンチップレンズ139が配置されている。この結果、フォトダイオード121の受光面とカラーフィルタ138およびオンチップレンズ139との間の距離が小さくなり、シェーディングや混色を抑制することができる。【選択図】 図1
請求項（抜粋）：
半導体基板に光電変換素子とゲート素子を含む複数の単位画素を2次元アレイ状に配列した撮像画素領域部と、前記撮像画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路部とを設け、さらに前記半導体基板上に複数層の配線層と絶縁膜よりなる複数配線層を設けるとともに、前記複数配線層上の少なくとも撮像画素領域部に対応する領域に前記光電変換素子への入射光を制御する光学構造部材を設けた固体撮像素子において、
前記撮像画素領域部上の複数配線層は、前記周辺回路部上の複数配線層に対して少ない層数で形成され、前記周辺回路部上の複数配線層よりも膜厚の小さい撮像画素領域部上の複数配線層上に前記光学構造部材が配置されている、
ことを特徴とする固体撮像素子。
IPC (1件)：
FI (1件)：
Fターム (14件)：
4M118AA05
, 4M118AB01
, 4M118BA14
, 4M118CA03
, 4M118CA09
, 4M118DD04
, 4M118EA07
, 4M118FA06
, 4M118FA33
, 4M118FA42
, 4M118FA50
, 4M118GC07
, 4M118GD04
, 4M118GD07
