特許

J-GLOBAL ID：200903025945210360

半導体集積回路及びその作製方法

発明者： 山崎 舜平 ,  小山 潤 ,  小沼 利光 ,  寺本 聡
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平8-087176
公開番号（公開出願番号）：特開平8-340121
出願日： 1996年03月14日
公開日（公表日）： 1996年12月24日
要約：

【要約】【課題】 アルミニウムを主成分とする配線を用いた集積回路において、ヒロック、ウィスカーによる不良の発生を防止する。【解決手段】 アルミニウム等の陽極酸化可能な金属被膜1を形成した後、第1のマスク9によって、金属被膜1をエッチングし、特に配線間隔の小さな領域13にスリット部2を形成する。金属被膜2を陽極酸化して、バリヤ型の陽極酸化物被膜4、5を金属被膜2の表面に形成する。この際には、前記第1のマスク9によって孔の開けられた部分では、金属被膜2の側面にも陽極酸化物被膜5ができる。その後、第2のマスク10によって、配線のパターンを形成する。このようにして得られた配線には、その上面に側面に陽極酸化物被膜4、5が存在するため、ヒロック、ウィスカーが発生しない。このため、ヒロックやウィスカーによる隣接配線とのショートが防止できる。

請求項（抜粋）：

(1)基板上に陽極酸化可能な金属被膜を形成する工程と、(2)前記金属被膜を第1のマスクを用いてエッチングし、スリット部を形成する工程と、(3)前記金属被膜を陽極酸化することにより、前記金属被膜の表面、およびスリット部の側面にバリヤ型の陽極酸化物被膜を形成する工程と、(4)前記金属被膜を第2のマスクを用いてエッチングし、配線パターンを形成する工程と、を有し、前記工程(2)において、形成されるスリット部の内部には、実質的に金属被膜が含まれていないことを特徴とする半導体集積回路の作製方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/3205 ,  H01L 21/336

FI (3件)：

H01L 29/78 612 C ,  H01L 21/88 B ,  H01L 29/78 617 W