特許

J-GLOBAL ID：200903025995349416

半導体装置

発明者： 伊藤 眞宏
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-060193
公開番号（公開出願番号）：特開平8-264763
出願日： 1995年03月20日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】 半導体デバイス製造過程の前半に発生するストレスを抑えることにより、接合リーク電流を抑制し、低消費電力化を図り得る半導体装置を提供する。【構成】 シリコン基板101上にゲート絶縁膜(酸化膜)103を介してゲート金属としての多結晶シリコン膜104と酸化膜106が形成されており、多結晶シリコン膜104と酸化膜106のそれぞれの膜の膜ストレスが、相反する符号を有し、且つ、シリコン基板101上にP-N接合のMOSFETのソース・ドレインを形成する。

請求項（抜粋）：

半導体基板上に酸化膜を介して第1の薄膜と第2の薄膜が形成されており、該第1の薄膜と第2の薄膜のそれぞれの膜の膜ストレスが、相反する符号を有し、且つ、前記半導体基板上にP-N接合を有することを特徴とする半導体装置。