特許
J-GLOBAL ID：200903026016187431
論理回路の遅延時間検証装置
発明者：
出願人/特許権者：
代理人 (1件)：
▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平5-105017
公開番号（公開出願番号）：特開平6-295324
出願日： 1993年04月07日
公開日（公表日）： 1994年10月21日
要約：
【要約】【目的】 論理回路の遅延検証をグラフ理論に従って行う際に、常に正確な結果が得られるようにする。【構成】 信号の立上り及び立下りの一つのみが有効となるような信号箇所について、その箇所と立上りまたは立下りのいずれが無効となるかを無効指定部2により予め指定する。被検証モデル情報修正部3はこの無効指定に従って、被検証モデル情報ファイル1内の情報を修正し、遅延検証部5はこの修正後の情報に沿って遅延検証を行う。【効果】 無効指定された信号箇所とその立上りまたは立下りについては、無視するので、正しい検証結果が得られる。
請求項（抜粋）：
遅延時間が検証されるべき論理回路の各外部端子及び各回路素子の端子をノードとし、各ノード間の信号の流れをその方向として有するアークとし、更にこれ等各アークの重みとして各々が有する遅延時間を与え、この遅延時間は前記アーク対応に始点ノード及び終端ノードの立上り/立下り種別毎に与えられた遅延時間検証用情報を予め格納した格納手段と、前記アークのうち、信号が立上り及び対下りの一つのみが有効となるようなアークに関して、そのアークと無効となる立上りまたは立下りを指定する無効指定手段と、この無効指定手段による指定情報に基づき前記格納手段の遅延時間検証用情報の対応情報を修正する修正手段と、この修正後の遅延時間検証用情報に基いて前記論理回路の遅延時間の検証を行う遅延時間検証手段とを含むことを特徴とする論理回路の遅延時間検証装置。
IPC (2件)：
G06F 15/60 360
, G06F 11/26 310
