特許

J-GLOBAL ID：200903026021610857

データ処理装置

発明者： 松岡 茂樹
出願人/特許権者： 株式会社メガチップス
代理人 (1件)： 早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-350870
公開番号（公開出願番号）：特開平6-175926
出願日： 1992年12月03日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 低速メモリとキャッシュメモリとで構成された階層メモリシステムに高速メモリシステムを併設しキャッシュミスや低速メモリへの書き込みによる性能の低下をなくしたデータ処理装置において、キャッシュメモリと高速メモリの容量を可変にする。【構成】 デコーダ18により指示信号SEL1,SEL0をデコードし、このデコード結果に応じて、同期メモリ81〜84をCPU1のデータバスまたは同期メモリコントローラ7の上位アドレスバスに切換え接続するバススイッチ21,22を設けた。

請求項（抜粋）：

プログラムに応じた手順でデータを処理するCPUと、このCPUの動作クロックに同期してCPUに命令を供給しまたはCPUとデータを授受する同期メモリとからなるシステムにおいて、このシステムへの外部からの指示により、上記同期メモリを、CPUに命令を供給しまたはCPUとデータを授受するキャッシュメモリおよびそのキャッシュタグメモリ、あるいはCPUに命令を供給またはCPUとデータを授受する高速メモリとして動作できるように切り換え可能とする容量切り換え手段を備え、上記同期メモリの容量配分を、キャッシュメモリおよびそのキャッシュタグメモリと、高速メモリとの間で可変としたことを特徴とするCPUシステム。