特許

J-GLOBAL ID：200903026027603720

出力回路

発明者： 平野 要二
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-225188
公開番号（公開出願番号）：特開平6-053800
出願日： 1992年07月31日
公開日（公表日）： 1994年02月25日
要約：

【要約】【目的】 半導体集積回路で構成され、出力変化時における電源ノイズを低減すると共に、直流負荷に対する安定動作を可能にした出力回路を得る。【構成】 導通抵抗の大きなトランジスタQ3,Q4と小さなトランジスタQ1,Q2とを並列接続し、導通抵抗の大きなトランジスタQ3,Q4には入力端子3を直接接続し、導通抵抗の小さなトランジスタQ1,Q2には遅延回路(SBD1,R1)(SBD2,R2)を介して入力端子3を接続する。入力,即ち出力の変化時には先に導通抵抗の大きなトランジスタが導通して電源ノイズの低減を可能とし、出力レベルが最終レベルに近づいた時点で導通抵抗の小さいトランジスタが導通して直流負荷に対する駆動能力を大きくし、直流負荷に対する安定動作を実現する。

請求項（抜粋）：

導通抵抗の大きなトランジスタと小さなトランジスタとを並列接続し、導通抵抗の大きなトランジスタには入力端子を直接接続し、導通抵抗の小さなトランジスタには遅延回路を介して入力端子を接続したことを特徴とする出力回路。

IPC (2件)：

H03K 17/687 ,  H03K 17/16

引用特許：

審査官引用 (4件)

• 特開平2-181511
  
• 特開平2-086212
  
• 特開昭62-193316
  
• 特開昭62-048806