特許
J-GLOBAL ID：200903026039530524
半導体メモリー回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-310586
公開番号（公開出願番号）：特開平6-161906
出願日： 1992年11月19日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】アクセス速度に応じて訂正能力を可変させることによって、最適な誤り訂正を行うことができる半導体メモリー回路を提供する。【構成】誤り検出・訂正回路をメモリーと同一のチップ上に持つ半導体メモリー回路において、1) 誤りを検出したとき、アクセス速度に応じて上記誤り検出・訂正回路の誤り訂正能力を可変させて誤り訂正を行う機能と、2) 誤りを検出したとき誤り訂正を行わず、誤り検出フラグのみを出力する機能と、3) 誤りを検出したとき、アクセス速度が大きくて訂正が間に合わなくなったときにウェイト信号を出力することによって、他の処理を待たせて誤り訂正を行う機能のうち少なくとも1つの機能を具備する。
請求項（抜粋）：
書き込み時には誤り訂正符号を付加してデータを書き込み、読み出し時にはこの誤り訂正符号に基づいて誤り検出及び訂正を行う誤り検出・訂正回路をメモリーと同一のチップ上に持つ半導体メモリー回路において、1) 誤りを検出したとき、アクセス速度に応じて上記誤り検出・訂正回路の誤り訂正能力を可変させて誤り訂正を行う機能と、2) 誤りを検出したとき、誤り訂正を行わず、誤り検出フラグのみを出力する機能と、3) 誤りを検出したとき、アクセス速度が大きくて訂正が間に合わなくなったときにウェイト信号を出力することによって、他の処理を待たせて誤り訂正を行う機能、のうち少なくとも1つの機能を具備したことを特徴とする半導体メモリー回路。
IPC (4件)：
G06F 12/16 320
, G06F 12/16
, G06F 11/10 330
, G11C 29/00 302
