特許
J-GLOBAL ID：200903026056850320
メモリ制御装置
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平6-042101
公開番号（公開出願番号）：特開平7-248892
出願日： 1994年03月14日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 メモリ制御装置でフレームメモリを更新する際に、キャッシュメモリとフレームメモリとの間で表示データの整合性を維持することが可能な、キャッシュメモリとフレームメモリとを具備する計算機システムのメモリ制御装置を提供すること。【構成】 ディスプレイと、ディスプレイの表示データを格納するフレームメモリと、キャッシュメモリを内蔵し、ディスプレイの表示データを生成する演算装置と、主メモリとを備えた計算機システムのメモリ制御装置において、演算装置からの表示データを直接フレームメモリに書き込む手段と、演算装置からの表示データに演算を施してフレームメモリに書き込む手段と、演算装置からの表示データに演算を施してフレームメモリに書き込む際に、表示データが更新されるフレームメモリのアドレスを、前記演算装置に通知する手段とを具備する。
請求項（抜粋）：
ディスプレイと、ディスプレイの表示データを格納するフレームメモリと、キャッシュメモリを内蔵し、ディスプレイの表示データを生成する演算装置と、主メモリとを備えた計算機システムのメモリ制御装置において、演算装置からの表示データを直接フレームメモリに書き込む手段と、演算装置からの表示データに演算を施してフレームメモリに書き込む手段と、演算装置からの表示データに演算を施してフレームメモリに書き込む際に、表示データが更新されるフレームメモリのアドレスを、前記演算装置に通知する手段とを具備することを特徴とするメモリ制御装置。
IPC (2件)：
G06F 3/153 336
, G06F 12/08 310
