半導体回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-098436
公開番号（公開出願番号）：特開2000-188539
出願日： 1992年04月14日
公開日（公表日）： 2000年07月04日
要約：

【要約】【解決手段】待機状態で貫通電流が流れうる論理回路LCが、スイッチSWH及びSWLを介して、高レベルの電源VHH及び低レベルの電源VLLに接続される。論理回路LCの出力端子OUTには、レベルホールド回路LHが接続される。スイッチSWHとSWLは、制御パルスCKで制御され、同時にオン,オフする。【効果】論理回路LCに駆動能力の大きい高速な回路を用いても、待機状態でスイッチSWL,SWHをオフにすることにより、論理回路LCを通じて電流が流れないため、消費電流はレベルホールド回路LHを通じて流れる電流だけで小さくできる。そのとき、レベルホールド回路LHにより論理回路LCの出力OUTが保持されるので、安定に動作する。したがって、低消費電力で高速に安定動作を行う半導体回路を実現できる。

請求項（抜粋）：

第3電位点と第4電位点間にある論理回路と、上記論理回路に流れる電流を制御する手段と、上記論理回路の出力とその入力が接続された論理回路の論理状態を保持する手段を有し、上記論理回路は入力が変化しなくとも上記第3と第4電位点間に電流の流れがあり、上記論理回路は、第3電位点と第4電位点間にそのソース/ドレイン経路を有する第1トランジスタと第2トランジスタを具備し、上記第1トランジスタと上記第2トランジスタは異なる導電型のトランジスタで、そのソース/ドレイン間は直列接続され、上記論理回路の出力と上記状態保持手段の入力との接続点である第1電位点と、上記状態保持手段内にある第2電位点はそれぞれ電位が反転され、上記第1電位点にそのゲートが直接接続されたすべてのトランジスタは、第1トランジスタの(チャネル幅/チャネル長)よりも小さい(チャネル幅/チャネル長)を有することを特徴とする半導体集積回路。

引用特許：

審査官引用 (10件)

特開昭59-224914
特開昭60-192418
特開昭60-048525

全件表示

前のページに戻る