特許

J-GLOBAL ID：200903026080444405

半導体記憶装置

発明者： 原田 敏典
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平11-256183
公開番号（公開出願番号）：特開2001-084777
出願日： 1999年09月09日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】 複数のバンクを備えるフラッシュメモリ等の書き込み所要時間を短縮し、これを含むコンピュータシステム等の処理能力を高めるとともに、フラッシュメモリ等のチップサイズを縮小し、その低コスト化を図る。【解決手段】 例えば4個のバンクBANK0〜BANK3を備えるフラッシュメモリ等において、実質的な書き込み制御回路となる書き込みシーケンス制御回路WSC,書き込み時間制御回路WTC,ベリファイ回路VFならびに書き込み電圧発生回路VWGを、所定の組み合わせでバンクごとに設け、あるいは全バンク共通に設けて、書き込みインターリーブ機能を持たせる。

請求項（抜粋）：

格子配列される2層ゲート構造型のメモリセルを含むメモリアレイと、対応する上記メモリアレイの指定ワード線を択一的に選択状態とするXアドレスデコーダとをそれぞれ含み、かつ、対応する上記メモリアレイの指定メモリセルに対する書き込み動作を並行して実施しうる複数のバンクを具備することを特徴とする半導体記憶装置。

Fターム (8件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD09 ,  5B025AD15 ,  5B025AE05