特許

J-GLOBAL ID：200903026086268897

半導体出力回路装置

発明者： 荒川 竜太郎 ,  竹原 秀樹 ,  高田 浩司
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-211936
公開番号（公開出願番号）：特開平9-064707
出願日： 1995年08月21日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 IGBTの負荷短絡時に短絡電流を高速遮断し、かつ短絡電流遮断時のdI/dtを抑制して、IGBTの遮断に伴う跳ね上がり電圧を小さくする。【解決手段】 IGBT1のゲート端子5とエミッタ端子4間に、コンパレータ10とドライバ14,15の遮断遅れ時間より高速にターンオンするスイッチング特性を有し、ドライバ14の駆動電圧とゲート抵抗8により決まる電流I1 とIGBT1のゲート容量を引き抜く電流I2 の和(I1 +I2 )を流した時のコレクタ-エミッタ間飽和電圧が1.3[V]〜10[V]となる特性を合わせ持った短絡保護トランジスタ7を接続する。この短絡保護トランジスタ7のベースはIGBT1のセンス端子4に接続している。これにより、IGBT1の負荷短絡時に短絡電流を高速遮断し、遮断に伴う跳ね上がり圧を抑制し、IGBT2を有効に保護し、不良率を零にすることができる。

請求項（抜粋）：

エミッタセルがエミッタメインセルおよびエミッタ電流検出用セルからなり、前記エミッタメインセルに接続したエミッタ端子の他に前記エミッタ電流検出用セルに接続したセンス端子を有する絶縁ゲート付の電力用トランジスタと、前記電力用トランジスタのゲート端子に接続したゲート抵抗と、前記電力用トランジスタのセンス端子とエミッタ端子の間に接続したセンス抵抗と、前記エミッタ端子と前記センス端子との間にエミッタとベースを接続し、前記ゲート端子にコレクタを接続した短絡保護トランジスタとを備え、前記短絡保護トランジスタとして、短絡発生時のコレクタ-エミッタ間飽和電圧が1.3Vから10Vまでの値となる特性を有しているトランジスタを使用したことを特徴とする半導体出力回路装置。

IPC (3件)：

H03K 17/08 ,  H03K 17/16 ,  H03K 19/018

FI (3件)：

H03K 17/08 Z ,  H03K 17/16 F ,  H03K 19/092